디지털 설계 (1) 썸네일형 리스트형 [디지털 설계 및 실험] Verilog 기초 vol.1 - 구성 요소 여름이었다. 전역한지 3주밖에 되지 않아 뭐든지 해낼 수 있을 것만 같았고, 나는 무적이었다. 그렇게 디지털설계 및 실험을 수강신청 했다. 그때 나는 그랬으면 안됬다. 허나, 피하지 못하면 즐기라고. 즐겨보자. 💻Verilog란? 전자회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL, Hardware Description Language)이다. 쉽게 말해 하드웨어 코딩이라고 생각하면 된다. C언어와 문법이 비슷해 쉽다(?????) 고 한다. 💻Module Verilog에서 쓰는 기본 설계 단위이다. 포트 인터페이스를 통해 상위 블록에 필수 기능을 제공한다. 모듈의 기본 구성을 알아보자. module (); ... ... ... endmodule c언어와 구성이 상당히 비슷하게 되있는 것을 알 수 있다... 이전 1 다음
